先進封裝的標準制定

先進封裝雖然在高階手機領域應用中開始發軔，但是在半導體產業的總動員則是因2023年的AI晶片先進封裝的產能吃緊。由於先進封裝的產品供應鏈拉得很長，參與者眾，半導體業界就想起業內常見做法（common practice）—制定標準規格，以降低價值鏈各環節間協作所需要的溝通成本及時間。

考慮制定標準規格的時候需要考慮的因素主要從技術開始，制定標準的挑戰主要有下列幾點。

第一個是先進封裝目前還處於發展初期，技術變遷快速。以2.5D先進封裝為例，初期的就有CoWoS-S、CoWoS-L、CoWoS-R、CoPoS甚至CoWoP等，這還只是一家公司的規格。快速進展的技術來不及制定標準規格，也不一定值得訂定。

由於牽涉到的是封測環節，要列入考慮的因素就遠比晶片關注的電性指標要多，必須包含熱（thermal）、機械（mechanical）、可靠性（reliability）、翹曲（warpage）、應力（stress）等特性，種類繁多，制定不易。

再來是材料的種類也比較複雜。單只是基板（substrate）一項，就有矽晶圓、玻璃等，現在碳化矽（SiC）也可望入列，其他環節也是新材料的創新場域。

既然有標準規格，自然就會有伴隨的量測和檢驗，但是先進封裝通常會牽涉多個晶片，其結構及電性、功能的檢測複雜的程度依整合的程度指數上升。這些挑戰在晶片設計時就必須考慮在內，也賦予以前線路設計界術語如design for testing、design for manufacturing、design for reliability新的意義。另外，新的檢測項目就要有新的測試設備，這一切都還有待發展。

所以即使產業中有制定標準規格的念想，至今被產業界廣泛接受規格事實上很少，小晶片（chiplet）的UCIe（Universal Chiplet Interconnect express）3.0在2025年８月被持續推出，算是比較成功的案例。

以上的觀點大部分是從技術的考量來看，但是影響元件規格制定的，經濟上的考慮恐怕是更重要的因素。

半導體產業界中最成功、最知名的規格標準化元件當屬DRAM。自1993年JEDEC制定SDRAM（Synchronous DRAM）標準後，後續演化的各高階版本延用至今，成為電子系統廠商與半導體元件廠商的共用標準。

要制定一個產品的規格要有幾個先決條件。首先，產品的市值規模要夠大，這樣殫精竭慮地協商、規劃未來的產品統一規格才有價值。再來就是技術的路標明確，此點前面已經闡明。

有統一的產品標準，意味著元件廠商不必與電子系統廠商在介面規格上密切協商，元件產品推出的週期得以加速，系統設計也可以獨立進行。統一的標準也縮小產品競爭的範疇：規格一致，產品的效能也一致。不同廠家能用於競爭的只有產品的推出時間、產品的可靠性以及生產成本。

對於經濟上較有直接影響的—正面或負面的—是產品標準化以後具有大宗商品（commodity）的特性。

大宗商品，即使生產廠家數目接近寡頭壟斷，還是個完全競爭市場。這對於買家當然是福音，因為購買的成本會最佳化。對於賣家也有些自然的好處，市場價格低時會促使買家使用較多數量的產品。因為電子系統的效能有如薪資，有向下的僵硬性，因此市場規模即使在市場不景氣時還會不斷的擴大。

大宗商品市場自然也有其天生的缺陷。由於缺乏買方與賣方的粘滯性，當供需失衡時—即使缺口不大，價格的起伏會急速的傾斜，這便是大宗商品市場經常面臨的景氣週期問題。市場的景氣週期如果處於低迷階段，又恰好遇到市場外的問題—譬如金融危機，那就是傾家蕩產的時刻。事實上，目前記憶體市場的寡頭壟斷局勢就是在上次景氣大低潮時淘洗剩下的狀況。

制定先進封裝規格標準社群最推崇的經典案例是HBM。

HBM是由DRAM數層堆疊而成，上下之間以矽穿孔（TSV）來連通電源、信號，這是典型的3D堆疉先進封裝。HBM的規格沿襲DRAM的優良傳統，規格已制定至HBM4、HBM4e，雖然現在產品實際只用到HBM3e。

看似HBM是先進封裝規格標準制定的經典範例，但是廠商已經放話了：要在DRAM晶片堆疊的底層置入邏輯線路的基底晶粒（base die），以針對特定客戶的客製化。看，這是寡頭壟斷產品業者的意向—邁向客製化而非標準化，而這意向自然是業者考慮自身利益最大化的結論。

綜合目前先進封裝技術進展的狀況以及經濟面的考慮，我認為先進封裝規格標準的制定以及產業界的接納還有一段很長的路要走。