我將半導體與電子業的緊密結合稱為晶片經濟價值的外溢。以前電子系統經濟價值的創造高度集中在晶片單一環節，但是現在電子系統經濟價值的創造無法單靠晶片製程的演進，經濟價值的創造必須外溢至封測乃至於系統環節，方能完整創造可以交易的經濟價值。有兩個現象很可以說明問題。一個是進出口資料，台灣高階晶片的貿易成長與高階電子系統在外貿數量的成長是高度相當相關的；另一個更圖像化：黃仁勳來台灣邀宴總是從最上游的晶片製造一路請到電子系統製造服務廠商。這個近乎典範移轉的變化重新塑造供應鏈。半導體從最起始時的完全整合元件製造（Integrated Device Manufacturer；IDM），透過生產環節的去藕合—線路設計、晶圓製造、封測等環節之間的切割而各自追求單一環節的規模經濟，現在因為元件微縮自然條件壁障的接近而趨勢反轉，又重新整合了。而且這次的重新整合走得更遠，從晶片一直整合到電子系統。而且整合的程度相當緊密，這就是文章標題的身有彩鳳雙翼飛的隱喻。台灣因為歷史和地理的因緣，在AI興起的年代，挾此雙翼，竟然創下7.4%的GDP年增率！這個資料在21世紀的已開發國家中，除了愛爾蘭因跨國利益移轉（multinational profit shifting）以及IP的重置（IP relocation）外，僅有新加坡曾經到達此一水準。由晶片價值外溢造成半導體與電子製造業的密切垂直整合，在企業管理學的競爭理論中，就是在產業價值鏈佔據多重優勢節點，具有高度競爭力。特別是在高階晶片及電子製造服務（EMS）這兩個領域中，台灣世界市場的佔比都超過一半，這使得雙翼強強聯手的地位難以撼動。AI 伺服器的應用只是個開端。這雙翼開展的強大力量已開始擴充至其他的應用；或者與其他台灣傳統強項連結，形成更強烈的優勢。2025年台灣與英國簽訂的低地球軌道衛星（LEO）合作備忘録“A Five-year Memorandum of Understanding between the Taiwan Space Agency（TASA） and the U.K.-based Satellite Application Catapult（SAC）to Strengthen Space Industry Collaboration”，英國負責的是系統設計、應用與生態整合，台灣負責的是硬體製造、零件及供應鏈的執行，特別是特殊半導體及精密電子模組。這就是將原先半導體及電子製造的優勢應用並擴充至通訊、觀測、氣象、軍事等領域。無人機（UAV）自從在俄烏戰場上被實證應用偏向消費性電子的屬性後，台灣在非紅供應鏈中自然成了首選。無人機其上的零件其中有一部分屬於精密機械的範疇，譬如用於中短航程的馬達。精密機械原先也是台灣的優勢領域，但是面臨日、韓的競爭，以及中國的威脅。專注於能與半導體和電子製造的協作之後，就有機會明顯區劃與競爭者的市場，並且利用協作的其他部分取得優勢。電動車、機器人等新興產業也可以有相同的策略。台灣的醫療系統常年高居國際評比第一，也是台灣有高度競爭力的產業之一。但是醫療行為牽涉到法律、保險、文化等多種因素，不易外擴。最重要的，它不是可以量產的產業，也無法出口。所以對於醫療產業的市場行銷，過去曾以觀光醫療來嘗試，結果自然是不顯著，觀光醫療也有對本土的量能排擠效應。AI出現之後，AI healthcare是當然應用之一。結合台灣醫療體系中的知識、數據、工作流程（workflow）等，建立診斷（diagnosis）、預後（prognosis）、治療（treatment）等的模型。這樣的AI healthcare產品，不僅可以輸出，還可以量產。特別是2020年後歐盟提出主權資料（sovereign data）的概念、2023年 NVIDIA 跟進主權AI（sovereign AI）的概念，使得貨櫃AI server中心與AI healthcare模型捆綁出口變得可行。這是台灣醫療產業增值的契機。對於未來的產業，亦做如是想。量子計算是未來高效能計算的一部分，它出現的方式高機率會與傳統的計算以混雜（hybrid）的方式聯合運算。其實現在量子計算的原型機都帯有一部傳統的伺服器。問題是未來的量子計算機會因為其型態特殊而另起山頭？還是由目前已累積相當動量的AI伺服器體系整合進來？NVIDIA 顯然更傾向於後者，也在架構上做好準備：CUDA-Q。台灣的電子製造服務業顯然已嗅到商機而開始投入量子計算。自己投入量子計算的基礎研發顯然已稍晚，利用台灣已然成形的雙翼在量子時代繼續分享成長的果實，機會顯然比較高。

台灣的ICT產業，主要包括半導體產業與電子製造服務業（Electronics Manufacturing Services；EMS），於2024年佔台灣出口的65.2%；在2025年，此一數字預估可能進一步提升到74%左右。此一比例是台灣在世界產業競爭賽事中的特例，對於台灣未來的進一步產業新發展有深遠的意義。電影「造山者」（A Chip Odyssey）中敍述台灣最早期的半導體CMOS技術引進自美國無線電公司（Radio Corporation of America；RCA），其實對台灣有一個項不亞於授權半導體技術給台灣的貢獻—先是在1966年台灣設立的楠梓出口加工園區組裝當時不算太先進科技的黑白電視（彩色電視於50年代後期已進入量產），之後陸續有增你智（Zenith）等公司加入此一行列，再加上後來台灣取得RCA黑白電視技術授權的廠家，鼎盛時期的台灣黑白電視產量超過世界的一半。這系列電子系統製造的奠基對於台灣70年代迄今的發展有3個重要的意義。第一個是電子產業的成形。一家企業不算是一個產業，一群關連的企業才是，佔全世界產能一半以上更當然是。第二個是將社會菁英人才動員導向電子相關產業。第三個是供應鏈的建立，當時包括最基礎元件的電阻與電容等。這個由黑白電視塑造的產業，形成1970年代開始發韌半導體的國內市場；又由於許多電子產品是面對全球的大比例市場，如前所述的黑白電視、後來的PCB板、個人電腦等，讓台灣的半導體產業在誕生時馬上可以用進口替代的策略迎接廣袤的全球市場。但是在初期半導體與電子業的關係也就只是鬆散的元件產品與市場關係，二者並沒有太強烈的關連。兩個關鍵轉折引發兩者之間關係深層的改變，從而結合變得更為緊密。一個是製程演化到28奈米之後，平面製程的微縮能增加的經濟價值快走到盡頭了。此時每個電晶體的平均成本降到歷史上最低。之後的製程名字雖然也如摩爾定律般的往22奈米、14奈米、10奈米、7奈米等一直走下去，但那只是個節點標記，用來敍述這節點的效能，卻與電晶體的真實臨界尺度沒有太大的關係。所以每個電晶體的平均成本從28奈米後又開始拉高。之後電晶體效能的持續提升主要靠的是電晶體3D製造製程，如FinFET、GAAFET、CFET等。3D電晶體製程顯然要比二維電晶體製程要複雜許多，兼之臨界尺寸無法有效縮小，成本的上升理所當然。另一個原因是AI伺服器的興起。由它對電力飢渴的程度就知道它需要處理資料的速度以及流量。傳統晶片的設計原先會同時考慮效能、功率以及面積（Performance, Power, Area；PPA）並且在其中取得均衡，尋求最大的綜合經濟價值。但是如前所述的，晶片在二維微縮的進展已遭遇強大阻力，而AI的運算又要求極致的算力，所以效能優先；其他的問題嘛，交由封測、乃至於整個電子系統來解決。以前晶圓製造廠商很多選擇外包封裝測試此一環節，因為後者毛利較低，在晶圓製造廠商的眼中，將資金投入毛利率高的晶圓生產環節才是對資最金最有效的運用。但是由於半導體製程現在面臨高效能計算（High Performance Computing；HPC）對於速度嚴峻的挑戰，一味的傾向於提升晶片的效能，其他無法在晶片階層解決的問題就必須移交給封裝測試、甚至是電子系統本身來解決。這個轉變解釋了很多現象。譬如晶圓代工廠把封裝測試重新納入版圖—雖然稱之為先進封裝，以解決晶片效能不足的問題，包括頻寬、散熱、面積效率等。又譬如在AI伺服器系統的全光纖化—晶片的速度、散熱的優化不足，那就用系統的方式來彌補。

二維材料曾被視為延續半導體微縮的重要候選者。由於它們薄到只剩下原子等級，理論上非常適合製作尺寸極小、功耗極低的電晶體。然而，當這些想法真正走向先進邏輯製程，挑戰才開始全面浮現。問題在於使用二維材料製作FET的製程要求近乎對單一原子的控制。邏輯晶片對材料與製程的要求，已進入極度嚴苛的階段。首先是一致性與穩定性的問題。先進邏輯晶片內含數十億顆電晶體，它們必須在極高時脈下同步運作。任何微小差異，都可能影響整體效能甚至良率。由於二維材料極薄，對外在環境高度敏感。基板表面是否完全平整、周圍材料是否產生微小應力，甚至封裝過程中的熱與機械影響，都可能改變電子的行為，導致每顆電晶體表現略有不同。這種個體差異在研究樣品中或許可以接受，但在邏輯製程中卻是致命缺陷。第二個關鍵挑戰來自電流進出FET通道的效率。電晶體的效能不只取決於通道本身，還包括在FET中電流如何從金屬端點—源極和汲極—順利進入、流出通道。對原子層材料而言，這個銜接並不自然，往往造成額外的能量損耗與速度限制。即使近年已有多種改善方法，譬如透過相工程（phase engineering）、重摻雜（heavy doping）或邊緣接觸（edge contact）等方式改善，仍難在整體表現上追上成熟矽技術。對於先進邏輯晶片而言，這樣的差距在高頻運作下會被迅速放大。第三，是互補電晶體（CMOS）的實作困難。現代邏輯晶片仰賴兩種性質相反、卻必須高度匹配的電晶體（nFET和pFET）共同運作。矽之所以能長期稱霸，正是因為它在這方面建立極為成熟的材料與製程體系。但在二維材料中，不同性質的FET往往需要不同的二硫屬過渡金屬化合物（Transition Metal Dichalcogenide；TMD）通道材料，導致設計與製程複雜度大幅提高，對先進節點而言更是沉重負擔。最後，還有量產與製造現實。先進邏輯製程的核心價值，在於高度可複製、可預期的大規模生產。但二維材料在大面積製作、缺陷控制、層數一致性等方面，仍與現有產線存在落差。這些問題並非短期內能靠單一突破解決，而是牽涉整個製程生態系的重建。在等待邏輯製程應用成熟之前，二維材料先從記憶體落地，2025年2月在Nature上發表一篇由TMD實際製造快閃記憶體的文章《A full-featured 2D flash chip enabled by system integration》。與處理器不同，記憶體的核心任務不是高速計算，而是穩定地儲存與讀取資料—特別是快閃記憶體。只要資料狀態能清楚區分，即使元件之間存在些微差異，系統往往仍能正常運作。這樣的特性，讓記憶體成為二維材料較為友善的應用場域。二維材料的結構超薄，資料寫入快速、能耗也更低。文章中已有實際晶片及製造方法展示，將二維材料應用於快閃記憶體中電晶體中的通道，並且整合到成熟的矽平台上，由既有電路負責控制，新材料專注於儲存功能。這種分工方式，避開邏輯製程最嚴苛的要求，卻能真正把二維材料帶進可運作的系統。從長遠來看，這不只是權宜之計，而是一條累積經驗的路徑。透過記憶體應用，二維材料可以逐步建立量產能力、製程穩定度與產業信心，為未來進入先進邏輯節點鋪路。或許，當十年後的7A或5A製程真正需要新的通道材料時，二維材料已不再是實驗室的新奇概念，而是準備就緒的成熟選項。

就如同石墨烯於2004年被實驗證實時當時的社會心情，對於石墨烯這種異類物質的生活應用，大眾曾寄予有高度衝擊性的期望，但是真實應用時的實施卻只是以點滴的方式逐漸滲入材料應用；二維材料—特別是二硫屬過渡金屬化合物（Transition Metal Dichalcogenide；TMD）—在半導體的應用似乎也沒有符合當初熱烈的預期。 TMD在半導體的應用當初被寄予厚望，是當成摩爾定律（More Moore’s Law）的救贖。 對於固態物質的應用，我的理解是這樣的：原分子首先要形成晶格，對於電子於其中的行徑我們才有辦法以量子力學來理解。我們理解的基礎最簡單的就是離材料邊界很遠、塊材（bulk）中電子的行徑。 然而接近材料的邊界部分，特別是與其他種類物質的介面及週邊，電子的行徑就變得十分複雜。介面上容易有晶格不匹配（lattice mismatch）、雜質、缺陷等令人頭疼的問題，沒有結成共價鍵（covalence bond）的懸空鍵（dangling bond）會捕捉電荷、形成位勢壁障（potential barrier）。不誇張的講，現代半導體製程研發有很大一部分的工程資源是投入解決材料界面的問題。 在製程臨界尺寸已微縮接近極限時，界面的問題益發嚴重，因為整個材料尺寸太小，幾乎都鄰近界面。現在半導體微縮的嚴峻挑戰之一—短通道效應（Short Channel Effect；SCE）—就是因此而來。 半導體線路的基礎單元是場效電晶體（Field Effect Transistor；FET），FET中電流由金屬材質的源極（source）流經中間受上層閘極（gate）電壓控制開關的通道（channel），最終抵達波汲極（drain）。FET通道的尺度過去被用來定義技術的節點，譬如大約40奈米長的通道就相應於40奈米的邏輯技術節點。微縮通道的尺度—進而縮小FET的尺寸、並且提升其效能—是摩爾定律的驅動主軸。 但是半導體製程演進至28奈米之後，FET元件的效能提升靠的更多是FET的結構從二維逐漸傾向於三維，單純的臨界尺寸微縮不靈了。主要的原因之一就是前面提過的SCE，通道的尺度很難再微縮了。 FET的矽通道當微縮到10奈米出頭，兩邊的源極和汲極金屬的性質如電場或耗竭區（depletion area）會穿透界面而影響矽通道。如果在矽通道裏從源極和汲極兩邊滲入的影響重疊了，閘極就無法有效控制FET的開關。所以儘管技術節點的名稱從14奈米、7奈米、5奈米、3奈米、2奈米、14A、10A、7A、5A繼續往下探，但是通道的長度總維持在10幾奈米以上。幾奈米、甚或幾A（1A=0.1奈米）的技術節點只是個命名，與FET的真實尺寸卻沒有什麼直接的關係了。 此時二維材料就被賦予厚望，特別是TMD中的MoS2（二硫化鉬）、WSe2（二硒化鎢）、WS2（二硫化鎢）等，它們都是半導體，有些共同的特性被認為有希望突破SCE帶來的微縮桎梏。 首先，它們的電子遷移率（electron mobility）極高。如果與矽塊材的電子遷移率相比，TMD的只有矽的約3分之1，但這是TMD單層（monolayer）的數據。如果是矽單層的資料，則遠遜於TMD的。元件的尺度在微縮時，元件各層的厚度—譬如介電質和通道—也必須跟著減薄。當厚度減至數層或單層，TMD的電子遷移率就遠遠勝出。 電子遷移率高代表元件開關的頻率高，通過元件的電流高，功率消耗也低。這些都是元件微縮時所追求的目標，而用二維材料來做通道天生就有這些潛質。 二維材料的第二個特質是它原子般的厚度。所謂的二維材料就是缺少一個維次的自由度，那個維度自然只有一個原子的高度。MoS2的厚度為6.3A，這個厚度與矽原子的共價鍵長度5.43A差不多。 用二維材料做FET的通道天生對SCE免疫。SCE和介電質的厚度、通道的厚度的平方根成正比，二維材料的厚度極薄，SCE的影響很小。要免於SCE的話，通道的長度必須維持在10奈米以上，二維材料的通道則可以低至1~3奈米。也就是說，如果維持元件的幾何形狀不變，使用二維半導體材料來取代FET通道中的矽，理論上可以直接推進摩爾定律中近4個世代。因此二維材料成為各領先代工廠未來先進邏輯製程的重要研究方向之一。

台灣目前有3個產業在全球的表現相對耀眼，分別是醫療體系、電子製造服務和半導體。競爭力的來源雖然在不同產業可能各自相異，但是都有一個共通的來源，而且可能是最重要的因素：長期社會菁英的持續投入產業，而這時間尺度是以甲子為單位來計。 台灣的醫療體系在世界的評比長年高居第一，毋庸贅述。 台灣的現代西方醫學訓練始於日本殖民政府於1899年設立的台灣總督府醫學校 （Medical School of the Taiwan Governor-General，即台大醫學院的前身）。1904或1905年間台籍人士南志信入學，1909年畢業，成為台灣本土人士接受近代西方醫學訓練的第一人，從此引領台灣菁英從醫的序列。 台籍人士於日據時代不容學習政、法專業，而台灣醫生的收入及社會地位長期居於高位，是以持續吸引社會菁英投入，至今仍是大學招生第三類組的首選。醫療體系的管理人員也是從此團體中挑選，這解釋了為何台灣醫療系統能長期脫穎而出。 值得一提的是醫療原來是服務業，有強烈的地緣關係。而且醫療、保險等各國都有各自的法律規範，不易將之產品化輸出。但是從人工智慧逐漸加入醫療體系以後，這類服務性產品的地緣壁壘逐漸消失，可以合理預期台灣的醫療服務將有擴大版圖的可能。 從20世紀初迄今，這是兩個甲子社會菁英的持續投入。 電子製造服務業與半導體產業是另一個故事。1966年台灣政府鑑於長期巨額貿易逆差的考量，建立出口加工區（Export Processing Zone；EPZ），以賺取外匯、降低逆差。 「巨額」的貿易逆差是多少金額呢？不到1億美元，但這是當年台灣GDP的2.5%！ 出口加工區的設立以及其他產業的集體努力使得台灣於1971年轉變為貿易順差，並且長期維持順差。 當時加工出口區中主要產品為黑白電視，首先入駐的外資企業為RCA （Radio Corporation of America），之後還有增你智（Zenith）等。這些外資企業的先後進駐使得台灣黑白電視出口產量佔世界一半以上。 雖然此時彩色電視已經問世，黑白電視算不上高階消費性產品，而且在台灣的加值也只是簡單的組裝，但是外商大規模的進駐形成台灣電子業的基底。後來RCA移轉黑白電視技術更進一步深化台灣技術能力。這些貢獻至少不亞於「造山者」中描繪的RCA移轉半導體技術給台灣。電子業的先發成為後來半導體產業發展的沃土。 現在看來，此舉奠定台灣電子製造服務的基礎，也驅動電子製造的供應鏈，譬如鴻海在1973年成立時便是以電視旋鈕（knob）供應商的角色切入電子製造服務產業。 也許是巧合，但更可能是薪資的市場機制，當1971年台灣貿易開始轉為順差時，電機系也同時成為大學第二類組的首選，台灣的菁英人才開始流向電子業，最後乃至於半導體產業，迄今也近一甲子。 有趣的是台灣特殊的大學入學制度促使特定產業的人才供應特別充裕，間接的也讓台灣的產業發展集中於特殊的領域。對於台灣這樣人口基底相對有限、內需市場狹小的國家，專注與集中恰恰好是應有的發展策略。這段歷史可以讓目前竭力想發展自有半導體的國家借鑒參照，更可以讓想以其他方式掠奪產業的國家省思。

先進封裝雖然在高階手機領域應用中開始發軔，但是在半導體產業的總動員則是因2023年的AI晶片先進封裝的產能吃緊。由於先進封裝的產品供應鏈拉得很長，參與者眾，半導體業界就想起業內常見做法（common practice）—制定標準規格，以降低價值鏈各環節間協作所需要的溝通成本及時間。 考慮制定標準規格的時候需要考慮的因素主要從技術開始，制定標準的挑戰主要有下列幾點。 第一個是先進封裝目前還處於發展初期，技術變遷快速。以2.5D先進封裝為例，初期的就有CoWoS-S、CoWoS-L、CoWoS-R、CoPoS甚至CoWoP等，這還只是一家公司的規格。快速進展的技術來不及制定標準規格，也不一定值得訂定。 由於牽涉到的是封測環節，要列入考慮的因素就遠比晶片關注的電性指標要多，必須包含熱（thermal）、機械（mechanical）、可靠性（reliability）、翹曲（warpage）、應力（stress）等特性，種類繁多，制定不易。 再來是材料的種類也比較複雜。單只是基板（substrate）一項，就有矽晶圓、玻璃等，現在碳化矽（SiC）也可望入列，其他環節也是新材料的創新場域。 既然有標準規格，自然就會有伴隨的量測和檢驗，但是先進封裝通常會牽涉多個晶片，其結構及電性、功能的檢測複雜的程度依整合的程度指數上升。這些挑戰在晶片設計時就必須考慮在內，也賦予以前線路設計界術語如design for testing、design for manufacturing、design for reliability新的意義。另外，新的檢測項目就要有新的測試設備，這一切都還有待發展。 所以即使產業中有制定標準規格的念想，至今被產業界廣泛接受規格事實上很少，小晶片（chiplet）的UCIe（Universal Chiplet Interconnect express）3.0在2025年８月被持續推出，算是比較成功的案例。 以上的觀點大部分是從技術的考量來看，但是影響元件規格制定的，經濟上的考慮恐怕是更重要的因素。 半導體產業界中最成功、最知名的規格標準化元件當屬DRAM。自1993年JEDEC制定SDRAM（Synchronous DRAM）標準後，後續演化的各高階版本延用至今，成為電子系統廠商與半導體元件廠商的共用標準。 要制定一個產品的規格要有幾個先決條件。首先，產品的市值規模要夠大，這樣殫精竭慮地協商、規劃未來的產品統一規格才有價值。再來就是技術的路標明確，此點前面已經闡明。 有統一的產品標準，意味著元件廠商不必與電子系統廠商在介面規格上密切協商，元件產品推出的週期得以加速，系統設計也可以獨立進行。統一的標準也縮小產品競爭的範疇：規格一致，產品的效能也一致。不同廠家能用於競爭的只有產品的推出時間、產品的可靠性以及生產成本。 對於經濟上較有直接影響的—正面或負面的—是產品標準化以後具有大宗商品（commodity）的特性。 大宗商品，即使生產廠家數目接近寡頭壟斷，還是個完全競爭市場。這對於買家當然是福音，因為購買的成本會最佳化。對於賣家也有些自然的好處，市場價格低時會促使買家使用較多數量的產品。因為電子系統的效能有如薪資，有向下的僵硬性，因此市場規模即使在市場不景氣時還會不斷的擴大。 大宗商品市場自然也有其天生的缺陷。由於缺乏買方與賣方的粘滯性，當供需失衡時—即使缺口不大，價格的起伏會急速的傾斜，這便是大宗商品市場經常面臨的景氣週期問題。市場的景氣週期如果處於低迷階段，又恰好遇到市場外的問題—譬如金融危機，那就是傾家蕩產的時刻。事實上，目前記憶體市場的寡頭壟斷局勢就是在上次景氣大低潮時淘洗剩下的狀況。 制定先進封裝規格標準社群最推崇的經典案例是HBM。HBM是由DRAM數層堆疊而成，上下之間以矽穿孔（TSV）來連通電源、信號，這是典型的3D堆疉先進封裝。HBM的規格沿襲DRAM的優良傳統，規格已制定至HBM4、HBM4e，雖然現在產品實際只用到HBM3e。 看似HBM是先進封裝規格標準制定的經典範例，但是廠商已經放話了：要在DRAM晶片堆疊的底層置入邏輯線路的基底晶粒（base die），以針對特定客戶的客製化。看，這是寡頭壟斷產品業者的意向—邁向客製化而非標準化，而這意向自然是業者考慮自身利益最大化的結論。綜合目前先進封裝技術進展的狀況以及經濟面的考慮，我認為先進封裝規格標準的制定以及產業界的接納還有一段很長的路要走。

2025年諾具獎頒給John Clarke, Michel Devoret, 和John Martinis等3人，以彰顯他們在宏觀量子穿隧效應（macroscopic quantum tunneling effect）實驗的貢獻。 「宏觀」這兩個字是相對應於傳統上對量子現象瞭解的誤解。經典物理（classical physics）指的是牛頓力學（Newtonian Mechanics）可以描述的現象，一般指的是宏觀世界發生的種種現象，而量子現象，一般的解釋方法是在微觀（microscopic）世界中因為物理尺度微小、粒子個別行徑的原因，物體（特別是個別粒子）行徑帶有機率的特性。特別是微觀量子穿隧效應，此現象經常用來彰顯經典物理與量子物理的差異。 穿隧效應是指1個粒子在其行進路徑中遭遇一個位勢壁壘（potential barrier）的反應行為。在經典物理中，如果粒子的能量不足以克服位勢壁壘，則情況有如開車遇到山，只能就此折返。如果我們一定要這個電子越過此位勢，只能賦予此粒子足夠的能量，克服位勢所造成的壁壘。在半導體元件中，這已是常用方法。譬如在FLASH中要將電子儲存於浮動閘極（floating gate）中，施加強大的垂直電壓便能將電子從通道中跨越過橫亙於通道與浮動閘極之間絕緣體所形成的位勢壁壘，這就是在FLASH中的Fowler-Nordheim tunneling。這樣的穿隧效應符合經典物理的圖像，要越過壁壘只能靠增加能量。 然而在量子世界中，能量不足的粒子即使遭遇到了位勢壁壘，仍然有機率穿越位勢到達另一端。以之前的山與車的用語為例，彷彿在山體中開了一個隧道讓汽車通行，因以為名。 微觀量子穿隧效應是量子力學（quantum mechanics）中的經典範例，普遍見於教科書中。但是接下來的問題是自上世紀量子力學發靱後經常被問起的：微觀世界的現象止於什麼尺度？或者更直接的問題：宏觀的世界也可以看見量子現象嗎？特別是量子穿隧效應。 Clarke等3位元物理諾貝爾獎得主於1984~1985間一系列的實驗工作證實在宏觀世界也可以有量子穿隧效應，而且宏觀的物理量也存在量子化的情形。 他們的實驗是利用約瑟夫森結（Josephson junction）來檢視電流的量子穿隧效應。約瑟夫森結兩側是超導體，中間隔有Al2O3的鋁基絕緣體。 超導體在臨界溫度（critical temperature）以下電子的流動是以庫柏對（Cooper pairs）的方式運動。庫柏對是一對電子之間以聲子（phonon）配對而輕微的彼此束縛，2個電子具有相反的動量和自旋。庫柏對的束縛雖然微弱，但是兩個組成電子的距離可以高達數百奈米，比現在最小電晶體通道的十幾納米大多了。庫柏對在移動時沒有電阻，這就是超導體名字的由來。 一個電子的自旋是1/2，在統計上的特性是費米子（Fermion）；而一個古柏對自旋是0，在統計上的特性是玻色子（Boson）。許多玻色子可以凝聚（condensate）於同一個基態（ground state）而形成一個宏觀量子態。 約瑟夫結的兩邊超導體之間隔有絶緣體，如果電流值在臨界電流（critical current）之下，在經典力學中一邊的電流是無法通過絶緣體流到另一邊的。 但是Clarke等3位的實驗在謹慎的排除外在干擾如熱、微波等因素後，證實在臨界電流值以下的電流仍可以量子穿隧至絕緣體的另一方，這就是宏觀的量子穿隧效應。 這個穿隧效應與以前習見的量子穿隧效應很不一樣。量子穿隧效應的經典例子是將粒子（He的原子核，帶有2個正電荷）困於一個位勢陷阱（potential well）之中。此粒子可以用量子穿隧逃逸至陷阱之外，但是此例中的 粒子是個別粒子，而此現象是微觀量子穿隧。而Clarke等3人的實驗證實宏觀量子穿隧的真實存在。另外他們也發現此宏觀量子態具有量子化能階（quantized energy level），此點與我們熟悉的微觀世界行徑相仿—譬如氫原子的能階也是量子化的。這是觀念上的突破，是以得獎。 在應用上，宏觀量子穿隧效應大幅提升量子效應在真實世界可以被利用的可能性。在前述的實驗中，約瑟夫森結上的電流量子穿隧時會誘發瞬間電壓的變化，而電流與電壓均是宏觀的物理量，可以很容易被觀察量測，這是宏觀量子穿隧效應在應用上可能優於微觀量子效應的原因之一。 以現在最具議題性的量子計算為例，發展最迅速的的技術之一是超導量子位元（superconducting qubits），它們都使用約瑟夫森結當成量子位元的基礎架構。超導量子位元又有幾種類型，最常用的是傳輸量子位元（transmon qubit）。傳輸量子位元雖然沒有使用宏觀量子穿隧效應，卻也使用宏觀量子態的量子化能階當成量子位元的0與1。另一種超導量子位元是相量子位元（phase qubits），此處的相是指在約瑟夫結兩邊的宏觀量子態之間的相對相位。如果把此相位當成一個虛擬粒子，此相粒子真的是靠宏觀量子穿隧效應在絕緣體的左右穿梭。 類似的應用還有耳熟能詳的超導量子干涉儀（Superconducting Quantum Interference Device；SQUID），它可以用來測量極細微的磁場，敏感至10−15 T（Tesla）。超導量子干涉儀是由2個以上的約瑟芬森結環繞成圈所組成的儀器，利用通過此圈的磁通量（magnetic flux）的變化引發SQUID上電流和電壓來量測磁場大小。SQUID之所以能夠如此精確的量測磁場的原因，也是因為約瑟芬森結中宏觀量子態的能階也是量子化。 人類文明進展迄今，已經開始在觸碰物質結構的邊界，量子世界已是可以觀察、甚至可以操控的現象。宏觀量子穿隧現象給我們一個啟示，不限於宏觀量子穿隧、也不限於約瑟夫森結，只要有宏觀量子態，便有宏觀的物理變數可以用於觀測、操控此系統，而這正是我們走到奈米、埃（angstrom）尺度時出現的及時雨。

人工智慧雖好，但也有為人熟知的缺陷。機器學習訓練時需要有大量的資料輸入，而且在建立模型時，有天然的「維度詛咒」（curse of dimensionality） 維度是指一筆資料的特徴（features）數目，在資料空間中，這類資料就需要此特徴數目的維度空間中的點來表達。以製程為例，資料的特徴可能就包含溫度、時間、長度、厚度等等參數，這個數目就是資料的維度。 空間的維度一旦變高，空間的體積成指數成長，即使有巨量的資料，在如此龐大的空間中資料點顯得稀疏（sparse），傳統的機器學習變得無法輕易的取得資料的相關性，有效的模型難以建立。 但是對於量子計算而言，維次不是問題，至少在通用容錯量子電腦（universal fault tolerant quantum computer）出來之後絕對不是問題。量子電腦每增加1個量子位元，它可以處理的空間維次數目就可以翻倍，所以對於具有許多特徴（或者參數）數目、較少的資料群體，用量子電腦來執行機器學習就有顯著優勢。 2025年在Advanced Science由Zeheng Wang等發表的論文 “Quantum Kernel Learning for Small Dataset Modeling in Semiconductor Fabrication: Application to Ohmic Contact”應用量子計算於氮化鎵（GaN）高遷移率電晶體（High Electron Mobility Transistor；HEMT）的量子機器學習研究，顯示量子計算在少量資料—僅有159筆資料—的狀況下，其預測表現遠優於傳統機器學習，預測數據也與實驗結果相吻合。 這個研究的題目就是在矽晶圓上外延（epitaxy）長氮化鎵/金氮化鎵的夾層，在2種材料的介面處形成一個HEMT的二維電子氣體（2 Dimensional Electron Gas；2DEG）通道（channel）。電子通道中的電子是由GaN及AlGaN所注入（injection）的。為了能夠讓AlGaN端能有充份的電子注入，必須於AlGaN上長有金屬堆疊（metal stack），並且與AlGaN的介面形成歐姆接觸（Ohmic contact）。這樣的層層堆疊之後，通常需要退火（anneal）的過程以穩固其分子結構。本研究的目的就是在建立在各種材料厚度、金屬堆疊種類、退火溫度及時間等參數的模型，藉以尋求歐姆接觸的最優解。 量子計算處理這個研究的方法與傳統機器學習的方式有部分大致雷同—這也比較容易公平的比較二者的優劣。 首先將製程的37個參數以主成份分析（Principal Component Analysis；PCA）簡化成5個參數，然後用變分自動編碼（Variational AutoEncoder；VAE）合成新增資料，可以將樣本數擴大。這兩個步驟在量子計算與傳統的機器學習中都一樣實施，目的在簡化模型建立的複雜度、增加樣本數目。 量子計算比較不同的是將簡化後的5個參數映射到5個量子位元上，實質上是將一個5維的空間嵌入一個2的5次方—32維空間中。然後在此高維度空間中以量子核（quantum kernel）兩兩比較各資料的相似性（similarity）。 量子計算比傳統機器學習的優勢為在高維度的空間中資料的非線性（non-linear）特徴比較容易顯現，所以其所建立的模型比傳統機器學習的要較精確。 這個量子計算於半導體製程的應用其實是在傳統電腦上模擬量子位元及量子機器學習所得到的結果，但是模擬無礙於證明量子機器學習的優越性。 量子計算新算力的加入對於半導體的研發意義重大。僅憑少數的資料，就可以建立參數數目巨大的模型；工程批的數目可以大幅減少，研發時程縮短、經費下降。 摩爾定律雖然面臨較過去嚴峻的挑戰，但是半導體產業增加新經濟價值的步伐因有諸種算力的加入而未曾放緩。

現在的半導體廠高度依賴計算能力。2000年後才引進的計算方式主要包括第一原理計算（first principles calculation）和機器學習， 2025年又即將加入量子計算。我將這些方法稱之為計算半導體（computing semiconductors）。 第一原理計算是指由最基礎的物理學底層出發，包括量子力學、電動力學（electrodynamics）等，用以計算材料的諸種性質。第一原理計算於1970~80年代在凝態物理（condensed matters）和量子化學（quantum chemistry）成為標準稱謂。 在1980~90年代，一些半導體大廠的實驗室如IBM，Bell Labs和NEC開始用它來計算高介電值物質（high k dielectrics）、缺陷（defect）、異質結構（heterostructure）等。 2000年後因為第一原理計算的套件廣泛開發與商業化，以及計算機算力的大幅提升，許多半導體公司將其整合入研發的工作流程之中。2010年後，第一原理計算已經變成各大晶圓廠的研發標準工具。 第一原理計算的應用例子包括高介電值物質（如HfO2、ZrO3等）、缺陷及可靠性模型、新通道（channel）材料（如Ge、III-V族等）、二維材料（如MoS2、WSe2等）。 第一原理計算幾乎可以涵蓋晶格材料的所有性質，包括能帯寛（bandgap）、電場、磁場、自旋（spin）、電子傳導（transport）、熱（thermal）、振動（vibration）、光學（optical）等性質。 第一原理的計算在搭建晶格結構時依所欲建構材料的原子種類、共價鍵（covalence bond）長度、晶格對稱（lattice symmetry）、相位（phase）等因素來組織材料，宛若堆疊樂高。也有能力故意在晶格中空出一兩個位置，形成空隙（vacancy）；或者加入其他類原子，形成摻雜劑（dopant）；甚至形成錯位（dislocation），這就是半導體製造過程中有意出現的結構或無意出現的缺陷。 不同的分子結構亦可設法連接在一起，這就是2種材料的介面（interface）。現在的半導體元件微縮近乎極限，材料的本體（bulk）部分差不多就恰好只能實現電子該有的傳導性質。由於本體部分日益單薄，介面性質的重要性逐漸增加，因此成為半導體材料研究的重要題目。 總結一下，第一原理在半導體目前最重要的應用有三：一是材料的能帶結構與電性（electronic properties）；二是缺陷、摻雜劑和可靠性的分析；三是下世代元件新材料的開發。使用第一原理計算大幅的降低原先試產批（pilot lots）的使用，也縮短開發時間。 雖然學術界在2000年起就有如晶圓缺陷分類、良率分析等大數據的應用，但是現代意義的卷積神經網路（Convolutional Neural Network；CNN）在2015年後才開始應用於晶圓圖模式識別（wafer map pattern recognition）。 接下來掃描式電子顯微鏡影像分析（SEM image analysis）以及缺陷檢測（defect inspection）也開始以機器學習來處理。 到了2017年以後，主要的半導體設備製造商以及晶圓廠開始應用機器學習於缺陷檢測、曝光熱點偵測（lithography hotspot detection）、製程監控（process monitoring）等。 2020年後機器學習的技術日趨成熟，於半導體工作流程中被廣為採用，包括用於良率學習（yield learning）的晶圓圖缺陷聚集（wafer map defect clustering）、光罩合成（mask synthesis）及光學鄰近效應修正（Optical Proximity Correction；OPC）、熱點檢測（hotspot detection）、自動光學檢查（Automatic Optical Inspection；AOI）、預測性維修（predictive maintenance）等。大致上透過高維度、巨量資訊的分析及圖形辨識（pattern recognition）監控工廠及提升工作效率。 由於機器學習的深度滲透，整合後的結構形成智慧製造（smart manufacturing）、虛擬工廠（virtual fab）、虛擬晶圓（virtual wafer）更有效率的製造、研發系統工具。

預見商用量子計算機的降臨，美國國家標準與技術研究院（National Institute of Standards and Technology；NIST）已於2024年7月確定公鑰加密／金鑰封裝機制（public key encryption/Key Encapsulation Mechanism；KEM）以及數位簽名（digital signatures）的標準。 KEM使用CRYTALS-Kyber（Cryptographic Suite for Algebraic Lattice-Kyber）演算法，為FIPS（Federal Information Processing Standard） 203；數位簽名使用CRYSTALS-Dilithium演算法，為FIPS 204。另有FALCON（FIPS 205）、SPHINCS（FIPS206）等其他類型的數位簽名的標準及演算法。 CRYSTALS是利用代數晶格（algebraic lattice）中的數學難題如尋找最小向量等來設立破解難度，而代數晶格（又稱秩序理論；order theory）是抽象代數（abstract algebra）的一個分支。 KEM的功用是後量子版的RSA，有Kyber-512、Kyber-768及Kyber-1024等3種強度等級。Dilithium後量子版的數位簽名，也有Dilithium-II、Dilithium-III及Dilithium-IV等3個強度等級。 中國也由商業密碼研究所（Institute of Commercial Cryptography Standards；ICCS）在2025年2月開始啟動下世代商用加密演算法（Next Generation Commercial Cryptography algorithm；NGCC）計畫，並向世界徵求對後量子加密標準的意見。 中國選用的演算法也是基於晶格（lattice-based）的演算法，分別是用於加密的Aigis-enc及用於數位簽名的Aigi-sig。 由於未來可能存有兩套後量子加密標準，兩種會並行存在並建立中介機制、或者終將合流變為單一標準，此一問題對於從事後量子相關產品服務業者至關重要，值得密切注意。 目前已進入後量子加密（PQC）領域的半導體廠商包括英飛淩（Infineon）、恩智浦（NXP）、Thales及Microchip。產品應用包括雲端、PC、IoT、汽車、嵌入式系統、ID、工業用等。 特別值得一提的是中國電信量子群（China Telecom Quantum Group）將於2025年11月釋出中國第一個高效能晶片，置於他們整合量子金鑰分發（QKD）+PQC系統之上。由於此晶片已經包括混合的傳統及量子通訊網路的應用，對於兩個標準之間的競合會產生一定的影響。 PQC產品什麼時候會大量上市？答案取決於量子電腦的進展速度，量子電腦進展到某一種度，才可能對現存加密體制構成威脅。 量子電腦的運算能力的主要因數之一是邏輯量子元（logic qubit），就是可以實際用於計算的量子位元數，這個與量子電腦實際上建構的物理量子位元（physical qubits）數目有很大的差別。量子位元的維持、運算、量測都可能發生錯誤，需要使用一群量子位元來執行量子糾錯碼（Quantum Error Correcting Code；QECC）的功能，確保邏輯量子位元計算的正確性。依現在錯誤發生率的技術水準，1個邏輯量子位元可能需要近千個物理量子位元來保護。所以量子電腦所需的物理量子位元數量龐大，但可以使用的邏輯位元數量較小。但是在邏輯量子位元數目上百之後，在有些應用就有能力超過傳統計算，取得量子優勢（quantum supremacy）。 對於現在常用的加密機制RSA-2048及AES-256，目前估計約4,000~6,000個邏輯量子位元數即可以破解。 目前有3家公司明確的公布商業量產通用容錯量子電腦（universal fault-tolerant quantum computer）的時程。 Quantinum宣布於2030年前推出100個邏輯量子位元數的離子陷阱（trapped ions）量子電腦；IBM則宣布於2029年推出200個邏輯量子位元數的超導體（superconductor）量子電腦。這兩家也許對目前的加密機制還構不成太大威脅。 另一家PsiQuantum預計也是在2029年量產通用容錯量子電腦，其上的光子（photonic）量子位元數從計畫開始就是以百萬個物理量子位元為目標，估計可以使用3,000~5,000個邏輯量子位元，這已有可能危及目前的加密安全體系。 假設以上的量產時間和估算為真，PQC的商機何時開始浮現？答案是量子計算機交機的那一天得全面準備妥當。任何沒有PQC保護的網路，彷若透明，對於譬如國防、金融等敏感體系尤為如此。一個國家、地區、或個人如果沒有PQC 的保護，就會變成網路孤島，沒有人願意與之往來；在金融業，這就像是被退出SWIFT體系，所以加密方式的轉換必須在高邏輯量子位元樹的量子電腦問世之前全面完成。 PQC產品的NIST FIPS各種標準驗證需要約12~24個月的時間，產品驗證後需送客戶設計和驗證，才會有機會入駐網路各節點和終端系統。現在已是2025年下半，離2029年還有多久？所以那些公司已經有產品布置，一點也不令人訝異。 還有一個備註。美國和中國的加密標準雖然不同，但是都是基於晶格的演算法。這類演算法的安全性是因為目前沒有已知量子演算可以輕易破解此類問題，基於晶格的演算法所產生的問題並未嚴格地被證明是BQP之外的類別。也就是說，如果努力發展新量子演算法，也許基於晶格的演算法又會被破解，到時候PQC的布置又得重來一次，很傷腦筋。