（独家）专访前台积电研发副总余振华上集：先进封装传奇技术代号CoWoS
- 何致中／特稿
-
「先进封装技术，日进千里。」
前台积电研发副总经理、台积电卓越科技院士、中研院院士余振华如此叙述着。
2025年末，前台积电副总罗唯仁带枪投靠英特尔（Intel），让产业界再度沸沸扬扬谈论，台积「退将风云录」向来是外界高度关注的议题。
笔者为DIGITIMES新闻中心主编，在与DIGITIMES旗下竹科广播电台IC之音协力制作的<半导体．人文情>音频访谈节目中，独家专访余振华。
余院士几乎代表台积先进封装技术包括CoWoS、InFO、SoIC发展传奇，作为台积「研发六骑士」之一，他也娓娓道来这场奇妙旅程。今日无论NVIDIA AI GPU或Google TPU等特用芯片（ASIC）阵营，先进封装已为不可或缺的关键。
本文特此回到「科技产业发展重要历史节点」角度，重新书写还原2025年10月时的音频访谈内容，节目已播出上线，提供DIGITIMES读者参考。
最近10~20年间，先进封装愈加火红并成为重大转折，为何对半导体界如此重要？
答：从2000年到现在，整个半导体界必须面对的一个现实问题，这个问题也愈来愈大，就是摩尔定律在减缓当中。在所谓「后摩尔时代」半导体业界该何去何从，人类发展半导体近70~80年历史里面，并未真正面对过。
学术单位、业界研发人员皆协助往前找寻道路，如我们为维持摩尔定律，从2D的晶体管架构变成3D，即3D FinFET，后来又有纳米片（Nanosheet）或称为GAA制程等。
这些路径端看哪间公司能执行的较好，也就是说Roadmap是在前方，但这个方向其实慢慢地走不动，需要有新的大方向。
这个新方向一方面要协助摩尔定律延续，另一方面创造出比摩尔定律更好的效果，「挑战很大，也令人兴奋。」
很幸运地因为各种因缘，我个人能在所谓的先进封装技术，或更清楚的称为「异质整合」或「系统整合」，一步步摸索出一套方法，就是所谓晶圆级系统整合（Wafer Level System Integration），台积电重新命名为3D Fabric。
这创造出全新完整的技术，并渐渐证明不仅协助摩尔定律延续，甚至创造出过去没有想到且惊奇令人兴奋的效果。
如促使AI高速发展，第一阶段2016年的AI机器学习（ML），先进封装技术促成实现，第二阶段2022年的生成式AI（Generative AI）产生爆炸性成长。过去未能料到这是一路探索的过程，探索未来需求的核心在哪，一步步从CoWoS、InFO走到SoIC。
台积电是前段晶圆代工厂，原本没有封装业务，但当前CoWoS名扬四海、领先全球，其发展脉络？
答：约2008、2009年半导体界开始面对摩尔定律放缓的后果，有一类客户是可编程逻辑闸阵列芯片（FPGA）业者，对晶体管密度、互连等要求特别高、芯片尺寸也特别大。
这类近定制化的芯片设计愈渐复杂、层数愈多愈密，对良率更有挑战，因此出现小芯片（Chiplet）需求。
台积电先前确实未有任何封装业务，仅部分晶圆凸块（Wafer Bumping）、覆晶封装（Flip Chip）研究，主要是内部参考、未真正商品化。而芯片客户先找专业封测代工（OSAT），但因小芯片技术做不出来，跑来跟台积询问。
当时想着「I have nothing better to do」，所以就来试试看，做法与传统封装业者非常不同，是先打在晶圆上，维持晶圆级的操作平台，再将它裁剪下来上载板（Substrate）。这其实是Chip-on-Wafer，再on-Substrate而成为CoWoS。
这类系统整合的封装较容易成功，而传统封测厂大多是习惯「CoCoS」，Chip-on-Chip再上载板。对于尺寸更大要求更密的封装，台积电作法较能克服翘曲问题，CoW因为有一个「W」Wafer存在（亦即晶圆制程生产的矽中介层interposer），先天上具有优势。
尽管如此，台积电先前也未做过如此复杂的制程，经历蛮辛苦的一段学习及成分、材料等挑战，克服进入了「入门阶段」。
当时入门后的感觉能用英文称做「naive」，本以为从此天下无难事，各种芯片都能放在Interposer上整合，但结果不然、也有别的问题出现。
CoWoS杀手级应用是什麽？后续怎麽打造台积电3D Fabric三本柱？
答：CoWoS制程较复杂，提供的主要应用就是高效运算（HPC）。而这也是蛋鸡逻辑互相需要。
当前生成式AI并非真正第一个CoWoS应用，反而是更早一点的AI云端运算，如前所述的AI机器学习，其实存在几十年了，但未有足够算力。
算力就是逻辑芯片的运算能力，有很大带宽、很高容量的存储器互相连接，运用CoWoS让异质芯片放得非常近，这才让AI得到力量，这是当初前一波AI概念的根源。
现在的变化是「从入门到日益普及」，看起来是什麽都可以做，但实际上并不是所有客户都能负担这种制造成本。
半导体业界虽然了解摩尔定律的放缓，但未彻底了解影响有多深远，「我甚至觉得业界就是『成也摩尔、败也摩尔。』」
因多数半导体大厂如IDM，受到摩尔定律愈加接近物理极限，全球几十大公司逐渐撑不下去，难以有足够的市场营收规模与获利，来支撑下一代日益困难的研发。
2000年可说是一个分野，以前半导体大厂都是中产阶级，没有真正超级大户，2000年后因为摩尔定律放缓，中间有不少公司开始撑不下去。
当年台积电0.13微米制程可谓非常重要，为第一个12寸晶圆厂的产品，当初群山计划让台积电逻辑晶圆代工愈来愈强大。
而40纳米更是让IDM厂动摇的制程时代，当时德州仪器（TI）突然也宣布不再开发下一代制程。换言之，IDM厂开始萎缩，而生意就跑到台积电，「因为台积吃得下，有能力也有竞争力。」
但台积电并不是没有受到摩尔定律放缓的压力，只是相对较少。当然是希望小芯片技术能及早用上，这也是台积电的经验，推升愈来愈高的市占率、规模愈来愈大。
而当初张忠谋董事长早早看到这一面，张董事长说：「我们需要领先，否则人家不会过来找你。」
当然我们当初觉得CoWoS很适合给大家使用，不过看看台积前段制程做的这麽好，也可以暂时不用这个技术，但张忠谋董事长很有远见，讲过「器识」二字。
「器，要大器，识，要有见识。」
但当年也非常清楚CoWoS叫好不叫座，2011年开发完成、2012年开始生产，生意一直起不来，就是没办法做大。每次开会都会被问到「这一季花了多少钱？现在营收展望如何？」
甚至2012年起足足5年时间，台积电也曾考虑是否停掉这个技术。但我也说「张董事长也看得远」，当时如现任董事长魏哲家，或刘德音、蒋爸蒋尚义等非常支持，最后拍板的是张董事长，愿意继续忍受等待。
我们也不能光让他们等，要在CoWoS基础上多产生一些价值，不只是延寿摩尔定律，要增加CoWoS上能堆叠的东西，增加丰富度与功能性，也就是后来整合高带宽存储器（HBM）。
2016年NVIDIA第一个AI深度学习Pascal DGX1做成了，很快Google AlphaGo也做成，当这两个东西做成功，生意就不一样了。
第二是痛定思痛，CoWoS的「W」在芯片跟载板之间，加上Interposer，这属于加法。而后头努力思考「减法」想把W拿掉，更还把载板也拿掉，而这就是整合型晶圆级扇出封装（InFO）。
甚至再进一步将重要的简化，把凸块（Bumping）全部拿掉，这就是3D晶圆堆叠的SoIC技术，进入Direct Bump。
因此，台积电3D Fabric技术平台，我们一步一步开发出来，变成了3个重要支柱。（本文为余振华口述，主编何致中整理）
责任编辑：许经仪
