Cadence于COMPUTEX推全自主代理AI虚拟工程师

Cadence系统验证事业群资深副总裁暨总经理Paul Cunningham博士介绍最新的全系列代

COMPUTEX 2026甫落幕，2026年大会聚焦代理AI应用，Cadence系统验证事业群资深副总裁暨总经理 Paul Cunningham博士也于主题演讲揭示半导体产值与市场对芯片需求双重飙增下，Cadence如何以领先业界的AI驱动芯片设计与验证解决方案应对，将旗下AI驱动EDA解决方案分为优化AI、对话AI、代理 AI三个层级并深入介绍最新的全系列代理AI产品组合，重磅发表业界首款「全自主虚拟代理AI设计工程师」在结合NVIDIA Nemotron模型下实现超过40倍的RTL验证周期加速，将典型5周验证周期缩短至不到1天，大幅加速复杂的半导体设计验证。

随AI应用爆发，全球对芯片效能与上市时程的要求达到前所未有的高度。Cunningham博士在演讲中指出，市场预期全球半导体产值将于2026年提前突破1万亿美元门槛、达到1.3万亿美元，更将在2030年达2万亿，此数字背后代表市场对芯片强烈的效能、上市时程与人力需求，而AI代理（AI Agents）将成为解决复杂芯片设计与人才短缺的关键。

Cadence成立近40年以来的核心价值便是提升设计工程师的生产力，而代理AI正是产业面对上市时程压力、设计人力紧绷挑战的关键。Cunningham将Cadence领先业界的AI驱动芯片设计验证解决方案分为优化AI（Optimization AI）、对话AI（Conversational AI）、代理AI（Agentic AI）三个层次，解析此三个
层次Cadence个别对应之EDA解决方案。

优化AI主要透过机器学习演算法实现PPA、QoR、TAT最佳化或提升设计与验证效率。对话AI则透过LLM让工程师得以自然语言与EDA 工具对话互动进而实现除错、工具调度与辅助等。代理AI更进一步赋予AI自主设计、调度编排工作流程，包括撰写RTL与testbench等，而工程师在AI自主设计流程中随时可以介入检查监督，在大幅提升生产力的同时确保设计的品质与精准度。

此次主题演讲Cunningham也于COMPUTEX公开发表业界首款「全自主虚拟代理AI设计工程师」，宣布其 ChipStack AI超级代理能力正式提升至「第五级全自主化」，并分享与NVIDIA之合作，该功能结合 NVIDIA Nemotron模型并由NVIDIA OpenShell执行期环境（runtime）提供沙盒安全防护，演讲中 Cunningham分享ChipStack在此之下可实现超过40倍的RTL验证周期加速，并将原本典型的五周验证周期缩短至不到一天，大幅加速复杂的半导体设计验证，充分展现Cadence于代理AI领域的惊人创新速度。

Paul Cunningham表示，「这是一个令人兴奋的时刻。在数据中心与实体世界AI需求的双重驱动下，世界正加速转型，半导体产业也随之迎来爆发性成长。同时，Cadence正透过 AI变革芯片设计，引领产业持续前进，全面实现AI在数据中心与实体世界的规模化扩展（Scale-out）。」

Cadence的代理AI产品组合，包含用于数码RTL设计与验证ChipStack、用于数码实现与签核的 InnoStack、用于定制与类比设计验证的ViraStack等各项 AI 超级代理，以及作为跨设计堆叠协调智能代理工作流之核心架构的Cadence AgentStack，全面贯穿全芯片设计流程。如今，Cadence正进一步将这些能力推向全自主化。

理AI产品组合。Cadence