KGD、HYPERRAM与PCB布局 赋能边缘A市场扩张

随着企业在工业控制、边缘AI（Edge AI）与工业物联网（IIoT）领域加速进行技术与市场扩张，系统的稳定性与能效变得至关重要。高带宽、低功耗的存储器解决方案是支撑这些前瞻应用的基石。

针对硬件开发团队在整合KGD（Known Good Die）、DRAM、LPDDR及HYPERRAM时常面临的技术挑战，本文汇整了华邦电子的专业工程建议，提供详尽的系统设计与PCB布局（Layout）指南，协助工程师避开潜在的设计盲区，加速终端产品的上市时程。

核心技术摘要

KGD电源设计：强烈建议保留所有Power/Ground pads的打线接合（Wire-bonding），以确保高频运作下的抗杂讯能力 。

PCB布局最佳实践：去耦电容应紧邻 VCC/GND 脚位，并在芯片下方保留大面积的电源与接地平面 。
HYPERRAM 架构优势：无需高速PHY，开发者可省下昂贵的PHY授权费用，并具备高度的控制器开发弹性 。

随着企业在工业控制、边缘运算（Edge AI）与工业物联网（IIoT）领域加速进行技术与市场扩张，系统的稳定性与能效变得至关重要。针对硬件开发团队在整合存储器时常面临的技术挑战，本文汇整了华邦电子的专业工程建议，透过一问一答的方式，协助工程师快速厘清KGD、DRAM与HYPERRAM的设计规范与 PCB 布局盲区。

Q1：对于KGD（Known Good Die）产品，是否可以省略Power/Ground pads 的 wire-bonding 设计？

A：不建议这样做 。产品的设计与测试是基于所有信号皆正确连接，且电源与接地条件完整的前提进行 。我们无法评估每个客户系统在电源供应能力或抗杂讯能力方面的表现 。此外，高频产品需要更强且更稳定的电源供应性能 。因此，我们强烈建议将所有Power与Ground pads都进行wire-bonding 。所以如果有此特殊需求，还请直接与我们联系 。

Q2：DRAM、LPDDR和HYPERRAM在PCB 上的布局（layout）规则是什麽？

A： 基本原则是将去耦电容（decoupling capacitor）尽可能靠近电源与接地（VCC/GND）脚位放置 ，并且在芯片下方保留较大的VCC/GND平面区域，以降低杂讯的影响 。

Q3：在HYPERRAM产品的系统设计中，是否可以省略 RESET# 脚位，并让它在系统中保持未连接？

A： 从设计角度来看，RESET#脚位可以被省略，因为当没有外部控制信号连接时，HYPERRAM装置会在内部将 RESET# 信号拉为高电位 。因此，初始化与正常运作并不会受到影响 。然而，我们仍不建议省略此脚位 。不同客户的系统架构与控制能力各不相同，根据我们的经验，在上电过程中可能会出现非预期或无法控制的信号 。这种情况可能导致HYPERRAM发生当机，且此问题无法透过软件重置来解决 。

Q4：为什麽不同容量的HYPERRAM产品在特性上会有所差异？

A： HYPERRAM产品并不是在JEDEC制定下统一标准 。在多个产品时代的开发过程中，随着产品开发周期及客户需求的演进，我们持续导入新的功能与改进，以符合市场应用与客户需求 。因此，不同产品时代以及不同容量之间，会存在一些固有的特性差异 。如果需要更进一步的信息，请直接与我们联系，我们可以提供更多建议与设计上的注意事项 。

Q5：HYPERRAM与DDR/LPDDR的控制架构有什麽差异？

A： HYPERRAM的主机装置控制架构与传统DDR/LPDDR不同。HYPERRAM不需要高速PHY，客户可以依据自身的设计能力自行开发控制器，这也有助于避免与PHY相关的授权费用 。如果客户在开发 HYPERRAM控制器时遇到困难，我们也有合作夥伴厂商可以提供支持 。若需要更多信息，欢迎随时与华邦联系 。